

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11191617 A

(43) Date of publication of application: 13 . 07 . 99

(51) Int. CI

H01L 27/12 H01L 21/205 H01L 21/265

(21) Application number: 09358759

(22) Date of filing: 26 . 12 . 97

(71) Applicant:

MITSUBISHI MATERIALS SILICON

CORP

(72) Inventor:


NAKAJIMA TAKESHI SUDO MITSURU NAKAI TETSUYA TOMIZAWA KENJI

(54) MANUFACTURE OF SOI SUBSTRATE

(57) Abstract:

PROBLEM TO BE SOLVED: To manufacture a high-yield SOI(silicon-on-insulator) substrate without deteriorating the device characteristics by a method, wherein the crystalline defects in a semiconductor layer formed on an oxide film is lessened and the crystallinity of this semiconductor layer is enhanced.

SOLUTION: A monocrystal thin film 12 is formed by epitaxial growth method on the surface of a first silicon substrate 11. Next, an oxide film 13 is formed on the monocrystal thin film 12, then hydrogen ions are implanted from the surface of the first substrate 11 to form an ion-implanted region 11a on the first substrate 11 inside the monocrystal thin film 12. The first substrate 11 is overlapped with a second silicon substrate 14 through the intermediary of the oxide film 13 to be bonded with each other. The first substrate 11 bonded with the second substrate 14 is heat-treated to be separated from the second substrate 14 in the hydrogen ion-implanted region 11a for exposing the monocrystal thin film 12 in the surface of the second substrate 14. The second substrate 14 which has the monocrystal thin film 12 on the surface heat-treated further.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-191617

(43)公開日 平成11年(1999)7月13日

(51) Int.Cl. ⁸	識別記号	FΙ		
H01L	27/12	H01L	27/12	В
	21/205		21/205	
	21/265		21/265	Q

審査請求 未請求 請求項の数2 OL (全 6 頁)


(21)出願番号	特顧平9-358759	(71)出願人	000228925 三菱マテリアルシリコン株式会社
(00) (UBS EI	平成9年(1997)12月26日		東京都千代田区大手町一丁目5番1号
(22)出顧日	平成9平(135//12/720日	(72)発明者	中鳴(健
			東京都千代田区大手町1丁目5番1号 三 菱マテリアルシリコン株式会社内
		(72)発明者	
			東京都千代田区大手町1丁目5番1号 三
			菱マテリアルシリコン株式会社内
		(72)発明者	中井 哲弥
			東京都千代田区大手町1丁目5番1号 三
			菱マテリアルシリコン株式会社内
		(74)代理人	
			最終頁に続く

(54) 【発明の名称】 SOI基板の製造方法

(57) 【要約】

【課題】 酸化膜上に形成された半導体層に結晶欠陥が 少なく、この半導体層の結晶性が高く、これによりデバ イスの特性を低下させず、高い歩留りでSOI基板を製 造する。

【解決手段】 第1シリコン基板11の表面にエピタキシャル成長法によりシリコン単結晶薄膜12を形成する。第1基板の単結晶薄膜12上に酸化膜13を形成する。第1基板の表面から水素イオンを注入して単結晶薄膜12より内部の第1基板に水素イオン注入領域11aを形成する。第1基板を酸化膜13を介して第2シリコン基板14に重ね合わせて密着させる。第1基板を第2基板に密着させたまま熱処理して第1基板を水素イオン注入領域11aで第2基板から分離して第2基板の表面に単結晶薄膜12を露出させる。表面に単結晶薄膜12を有する第2基板を更に熱処理する。



【特許請求の範囲】

【請求項1】 第1シリコン基板(11)の表面にエピタキ シャル成長法によりシリコン単結晶薄膜(12)を形成する 工程と、

1

前記第1シリコン基板(11)のシリコン単結晶薄膜(12)上 に酸化膜(13)を形成する工程と、

前記第1シリコン基板(11)の表面から水素イオンを注入 して前記シリコン単結晶薄膜(12)より内部の第1シリコ ン基板(11)に水素イオン注入領域(11a)を形成する工程 と、

前記第1シリコン基板(11)を前記酸化膜(13)を介して支 持基板となる第2シリコン基板(14)に重ね合わせて密着 させる工程と、

前記第1シリコン基板(11)を前記第2シリコン基板(14) に密着させたまま所定の温度で熱処理して前記第1シリ コン基板(11)を前記水素イオン注入領域(11a)で前記第 2シリコン基板(14)から分離して前記第2シリコン基板 (14)の表面に前記シリコン単結晶薄膜(12)を露出させる

表面に前記シリコン単結晶薄膜(12)を有する前記第2シ リコン基板(14)を更に熱処理する工程とを含むSOI基 板の製造方法。

【請求項2】 第1シリコン基板(11)を室温から110 0~1250℃まで熱処理して前記第1シリコン基板(1 1)の表面に低酸素濃度・低欠陥密度層(16)を形成する工 程と、

前記第1シリコン基板(11)の低酸素濃度・低欠陥密度層 (16)上に酸化膜(13)を形成する工程と、

前記第1シリコン基板(11)の表面から水素イオンを注入 して前記低酸素濃度・低欠陥密度層(16)より内部の第1 シリコン基板(11)に水素イオン注入領域(11a)を形成す る工程と、

前記第1シリコン基板(11)を前記酸化膜(13)を介して支 持基板となる第2シリコン基板(14)に重ね合わせて密着 させる工程と、

前記第1シリコン基板(11)を前記第2シリコン基板(14) に密着させたまま所定の温度で熱処理して前記第1シリ コン基板(11)を前記水素イオン注入領域(11a)で前記第 2シリコン基板(14)から分離して前記第2シリコン基板 (14)の表面に前記低酸素濃度・低欠陥密度層(16)を露出 させる工程と、

表面に前記低酸素濃度・低欠陥密度層(16)を有する前記 第2シリコン基板(14)を更に熱処理する工程とを含むS O I 基板の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、絶縁膜上に半導体 層を設けたSOI (Silicon On Insulator) 基板の製造 方法に関するものである。

[0002]

【従来の技術】この種のSOI基板は将来の超高集積回 路(ULSI)基板として注目されてきている。このS O I 基板の製造方法には、①シリコン基板同士を絶縁膜 を介して貼り合わせる方法、②絶縁性基板又は絶縁性薄 膜を表面に有する基板の上にシリコン薄膜を堆積させる 方法、3シリコン基板の内部に高濃度の酸素イオンを注 入した後、高温でアニール処理してこのシリコン基板表 面から所定の深さの領域に埋込みシリコン酸化層を形成 し、その表面側のSi層を活性領域とするSIMOX法 などがある。また最近、半導体基板に水素イオン等の注 入を行った後に、この半導体基板をイオン注入面を重ね 合せ面として支持基板に重ね合せ、この積層体を500 ℃を越える温度に昇温して上記半導体基板を上記水素イ オン等を注入した領域で支持基板から分離し、支持基板 の表面に半導体の薄膜を有する薄い半導体材料フィルム の製造方法が提案されている(特開平5-21112 8)。この方法では、イオンを半導体基板の内部に表面 から均に注入できれば、均一な厚さの薄い半導体層を有 する半導体基板が得られる。また支持基板の表面に予め 酸化膜を設けておけば、この方法により支持基板とこの 基板上に形成されて埋込み酸化膜として作用する酸化膜 とこの酸化膜上に形成された半導体層とを有するSOI 基板を製造することができる。

[0003]

20

30

40

【発明が解決しようとする課題】しかし、上記酸化膜上 に形成された上記半導体層にはプロセス誘起の欠陥等の 結晶欠陥が存在するため、結晶性が劣化し、これに起因 して上記方法で製造されたSOI基板は上記半導体層に デバイスを形成した場合、デバイスの特性が低下する問 題があった。また結晶欠陥の比較的少ない半導体層を有 するSOI基板を高い歩留りで製造できない不具合があ った。本発明の目的は、酸化膜上に形成された半導体層 に結晶欠陥が少なく、この半導体層の結晶性が高く、こ れによりデバイスの特性を低下させず、高い歩留りでS OI基板を製造する方法を提供することにある。

[0004]

【課題を解決するための手段】請求項1に係る発明は、 図1に示すように、第1シリコン基板11の表面にエピ タキシャル成長法によりシリコン単結晶薄膜12を形成 する工程と、第1シリコン基板11のシリコン単結晶薄 膜12上に酸化膜13を形成する工程と、第1シリコン 基板11の表面から水素イオンを注入してシリコン単結 晶薄膜12より内部の第1シリコン基板11に水素イオ ン注入領域11aを形成する工程と、第1シリコン基板 11を酸化膜13を介して支持基板となる第2シリコン 基板14に重ね合わせて密着させる工程と、第1シリコ ン基板11を第2シリコン基板14に密着させたまま所 定の温度で熱処理して第1シリコン基板11を水素イオ ン注入領域11aで第2シリコン基板14から分離して 50 第2シリコン基板14の表面にシリコン単結晶薄膜12

10

30

40

50

を露出させる工程と、表面にシリコン単結晶薄膜12を 有する第2シリコン基板14を更に熱処理する工程とを 含むSOI基板の製造方法である。図1に示すように、 酸化膜13の上側にはこれに密着してエピタキシャル成 長法により成長した結晶性の良いシリコン単結晶薄膜1 2が形成されているため、デバイスの特性を低下させ ず、高品質のSOI基板を高い歩留りで製造できる。請 求項2に係る発明は、図2に示すように、第1シリコン 基板11を1100~1250℃の温度で熱処理して第 1シリコン基板11の表面に低酸素濃度・低欠陥密度層 16を形成する工程と、第1シリコン基板11の低酸素 濃度・低欠陥密度層16上に酸化膜13を形成する工程 と、第1シリコン基板11の表面から水素イオンを注入 して低酸素濃度・低欠陥密度層16より内部の第1シリ コン基板11に水素イオン注入領域11aを形成する工 程と、第1シリコン基板11を酸化膜13を介して支持 基板となる第2シリコン基板14に重ね合わせて密着さ せる工程と、第1シリコン基板11を第2シリコン基板 14に密着させたまま所定の温度で熱処理して第1シリ コン基板11を水素イオン注入領域11aで第2シリコ ン基板14から分離して第2シリコン基板14の表面に 低酸素濃度・低欠陥密度層16を露出させる工程と、表 面に低酸素濃度・低欠陥密度層16を有する第2シリコ ン基板14を更に熱処理する工程とを含むSOI基板の 製造方法である。

【0005】図2に示すように、酸化膜13の上側には これに密着して結晶性の良い低酸素濃度・低欠陥密度層 16が形成されているため、デバイスの特性を低下させ ず、高い品質のSOI基板を高い歩留りで製造できる。

[0006]

【発明の実施の形態】次に本発明の実施の形態を図面に基づいて説明する。図1に示すように、本発明の第1の実施形態のSOI基板を製造するには、先ずp型の第1シリコン単結晶基板11を用意する。この第1基板11はドーパントとしてボロン(B)を使用することにより作製される。第1基板11の表面にエピタキシャル成長法によりシリコン単結晶薄膜12を形成する(図1

(d))。次いで第1基板11を酸化膜13を介して第 2基板14に重ね合わせて密着させる(図1 (e))。 【0007】次いで第1基板11を第2基板14に密着 させたまま窒素雰囲気中で500~800℃の範囲に昇 温し、5~30分保持して薄膜分離熱処理を行う。これ により第1基板11が水素イオンの注入ピーク位置に相 当するイオン注入領域11aのところで割れて上部の厚 肉部11 cと下部の露出した単結晶薄膜12に分離する (図1 (f))。次に温度を下げて厚肉部11cを取除 く (図1 (g))。次いで表面に酸化膜13及び単結晶 薄膜12が順次積層された第2基板14を酸素又は窒素 雰囲気中において900~1200℃で30~120分 間熱処理して、単結晶薄膜12と第2基板14とを酸化 膜13を介して強固に貼り合わせる(図1 (h))。最 後に表面に露出した単結晶薄膜12の分離面及び厚肉部 11 c の分離面をそれぞれ研磨(タッチポリッシング) して平滑化する(図1(i)及び図1(j))。これに より第2基板14はSOI基板となり、厚肉部11 cは 次のエピタキシャル成長法でシリコン単結晶薄膜を形成 するための新たな半導体基板として再び利用できる。

【0008】図2に示すように、本発明の第2の実施形 態のSOI基板を製造するには、先ず図1に基づく第1 形態の場合と同様にしてp型の第1シリコン単結晶基板 11を用意する。次いで第1基板11を水素、アルゴン 又は窒素雰囲気中において1100~1250℃で熱処 理して第1基板11の表面に低酸素濃度・低欠陥密度層 16を形成する(図2(a))。この低酸素濃度・低欠 陥密度層16は0.5~10μm、好ましくは0.5~ 5 μ mの厚さになるように形成される。熱処理時間は、 所望の低酸素濃度・低欠陥密度層16の厚さにより決め られる。このようにして形成された低酸素濃度・低欠陥 密度層16はその表面近傍において酸素の外方拡散によ り酸素濃度が低下するため、酸素析出物等の欠陥は発生 し難くなる。特にgrown-in欠陥は収縮し、消滅して、そ の欠陥密度は低下する。熱処理温度が1250℃を超え る場合には、形成される低酸素濃度・低欠陥密度層16 の表面の平坦度が劣化し、後に第1基板11を第2単結 晶シリコン基板14に接合する際の接合強度が低下す る。また、熱処理中に重金属不純物等による汚染が起こ るため好ましくない。熱処理温度が1100℃未満の場 合には低酸素濃度層の形成及びgrown-in欠陥の 収縮・消滅が不充分となるため、好ましくない。

【0009】次いで図1に基づく第1の実施形態の場合と同じ工程を繰返して、第1基板11の表面に酸化膜13を形成する(図2(b))。次いで低酸素濃度・低欠陥密度層16及び酸化膜13を有する第1基板11の表面から水素イオンを4~10×10¹⁶/cm²のドーズ量及び40~600keVの加速エネルギーでイオン注入する。その結果、低酸素濃度・低欠陥密度層16より内部の第1基板11中に水素イオン注入領域11aが形

20

成される(図2(c))。次いで第1シリコン基板11と同一表面積を有し、支持基板となるp型の第2単結晶シリコン基板14を用意する(図2(d))。次いで第1基板11を酸化膜13を介して第2基板14に重ね合わせて密着させる(図2(e))。次いで第1基板11を第2基板14に密着させたまま第1形態と同様の薄膜分離熱処理を行う。これにより第1基板11が水素イオンの注入ピーク位置に相当するイオン注入領域11aのところで割れて上部の厚肉部11cと下部の露出した低酸素濃度・低欠陥密度層16に分離する(図2

(f))。次に温度を下げて厚肉部11cを取除き(図2(g))、表面に酸化膜13及び低酸素濃度・低欠陥密度層16が順次積層された第2基板14を第1形態の場合と同様に熱処理して低酸素濃度・低欠陥密度層16と第2基板14とを酸化膜13を介して強固に貼り合わせる(図2(h))。最後に低酸素濃度・低欠陥密度層16の分離面及び厚肉部11cの分離面をそれぞれ研磨して平滑化する(図2(i)及び図2(j))。これにより表面に酸化膜13及び低酸素濃度・低欠陥密度層16が順次積層された第2基板14からなるSOI基板を得る(図2(i))。

[0010]

(i))。

【実施例】次に本発明の具体的態様を示すために、本発明の実施例を比較例とともに説明する。

<実施例1>図1 (a) に示すように、p型の第1>リコン単結晶基板11の表面にエピタキシャル成長法により厚さ 1μ mのシリコン単結晶薄膜12を形成した。次いで、熱酸化法により単結晶薄膜12上に厚さ 0.4μ mの酸化膜13を形成した(図1 (b))。次いで第1基板11に70keVの電圧を印加して水素イオンを7×10¹⁵/c m²のドーズ量でイオン注入して第1基板11内部にイオン注入領域11aを形成した(図1

(c))。次いで第1シリコン基板11と同一表面積を有するp型の第2単結晶シリコン基板14を用意し、第1基板11を酸化膜13を介して第2基板14に重ね合わせて密着させた(図1(e))。次いで第1単結晶基板11を第2単結晶基板14に密着させたまま窒素雰囲気中で600℃の温度で30分間熱処理を行った。その結果、第1単結晶基板11がイオン注入領域11aのところで割れて上部の厚肉部11cと下部の露出した単結晶薄膜12に分離した(図1(f))。次に温度を下げて厚肉部11cを取除き(図1(g))、表面に酸化膜13及び単結晶薄膜12が順次積層された第2基板14を窒素雰囲気中において1100℃で1時間熱処理した(図1(h))。最後に単結晶薄膜12の分離面を研磨して平滑化して実施例1のSOI基板を製造した(図1

*【0011】<実施例2>図2(a)に示すように、p 型の第1シリコン単結晶基板11を水素雰囲気中におい て1200℃で1時間の熱処理を施し、第1基板11の 表面に厚さ5μmの低酸素濃度・低欠陥密度層16を形 成した(図2(a))。次いで熱酸化法により低酸素濃 度・低欠陥密度層16上に厚さ0.4μmの酸化膜13 を形成した(図2(b))。次いで第1基板11に70 keVの電圧を印加して水素イオンを7×101/cm 2のドーズ量でイオン注入して第1基板11内部にイオ ン注入領域11 aを形成した(図2(c))。次いで第 10 1シリコン基板11と同一表面積を有するp型の第2単 結晶シリコン基板14を用意し、第1基板11を酸化膜 13を介して第2基板14に重ね合わせて密着させた (図2 (e))。次いで第1単結晶基板11を第2単結 晶基板14に密着させたまま窒素雰囲気中で600℃の 温度で30分間熱処理を行った。その結果、第1単結晶 基板11がイオン注入領域11aのところで割れて上部 の厚肉部11 cと下部の露出した低酸素濃度・低欠陥密 度層16に分離した(図2(f))。次に温度を下げて

【0012】 <比較例1>p型の第1シリコン単結晶基板11の表面にエピタキシャル成長法により厚さ 1μ mのシリコン単結晶薄膜12を形成しなかったことを除いては実質的に実施例1の方法を繰返して比較例1のSOI基板を製造した。

厚肉部11 cを取除き(図2(g))、表面に酸化膜1

3及び低酸素濃度・低欠陥密度層16が順次積層された

第2基板14を窒素雰囲気中において1100℃で1時

間熱処理した (図2(h))。最後に低酸素濃度・低欠

陥密度層16の分離面を研磨して平滑化して実施例2の

SOI基板を製造した(図2(i))。

【0013】<比較評価>実施例1、実施例2及び比較例1のそれぞれのSOI基板についてSOI層における 欠陥密度を次の2つの評価方法により調べた。

【0014】評価方法1

各SOI基板から採取したサンプルをSeccoエッチャント(体積比 0.15 $M-K_2$ Cr $_2$ O $_7$:50%HF=1:2)に5秒間撹拌しながら浸した後、50%HFに30分間浸し、欠陥に起因して発生したエッチングピットを光学顕微鏡により観察し、その密度を求めた。

【0015】評価方法2

各SOI基板から採取したサンプルを50%HFに10分間浸し、欠陥に起因して発生したエッチングピットを 光学顕微鏡により観察し、その密度を求めた。その結果 を下記に示す。

[0016]

【表1】

SOI層の欠陥に起因するエッチングピット密度(コ/cm゚)

	実施例1	実施例2	比較例1
評価方法1	2~5×10*	3~7×10*	3~6×10 ⁵
評価方法2	0.3以下	0.2~0.5	0.7~3

【0017】表1から明らかなように、比較例1に比べて実施例1及び2のエッチングピットの密度は極めて少ないことが判る。

[0018]

【発明の効果】以上述べたように、本発明によれば、第 1シリコン基板の表面にエピタキシャル成長法によりシ リコン単結晶薄膜を形成するか、又は第1基板を110 0~1250℃で熱処理して第1基板の表面に低酸素濃度・低欠陥密度層を形成し、上記単結晶薄膜又は低酸素濃度・低欠陥密度層上に酸化膜を形成し、第1基板の表面から水素イオンを注入して前記単結晶薄膜又は低酸素濃度・低欠陥密度層より内部の第1基板に水素イオン注入領域を形成し、第1シリコン基板を前記酸化膜を介して支持基板となる第2シリコン基板に重ね合わせて密着させ、第1基板を第2基板に密着させたまま熱処理して第1基板を水素イオン注入領域で第2基板から分離して第2基板の表面に上記単結晶薄膜又は低酸素濃度・低欠陥密度層を露出させ、表面に前記単結晶薄膜又は低酸素*

* 濃度・低欠陥密度層を有する第2基板を更に熱処理するようにしたから、結晶欠陥が少なく結晶性の高い半導体 10 層を有するようになり、この半導体層にデバイスを形成した場合、デバイスの特性を低下させない。また高品質のSOI基板を高い歩留りで製造できる。


【図面の簡単な説明】

【図1】本発明の第1の実施形態のSOI基板の製造方法を工程順に示す図。

【図2】本発明の第2の実施形態のSOI基板の製造方法を工程順に示す図。

【符号の説明】

- 11 第1シリコン基板
- 11a イオン注入領域
- 11c 厚肉部11c
- 12 シリコン単結晶薄膜
- 13 酸化膜
- 14 第2シリコン基板
- 16 低酸素濃度・低欠陥密度層



フロントページの続き

(72)発明者 冨澤 憲治

東京都千代田区大手町1丁目5番1号 三 菱マテリアルシリコン株式会社内